Honeywell Process Solution devrait intégrer la technologie aeShield

Rédigé par  mercredi, 05 septembre 2018 16:48
Honeywell Process Solution devrait intégrer la technologie aeShield aeSolutions

Le groupe américain est en effet entré en négociation avec son compatriote Applied Engineering Solutions pour un accord de revendeur.

Honeywell Process Solutions (HPS), entité du conglomérat américain Honeywell spécialisée dans le contrôle d’automatisation, l’instrumentation et les services, a annoncé, début août, être entré en négociation avec son compatriote Applied Engineering Solutions (aeSolutions) pour un accord de revendeur de sa division Software Products.

Grâce à cet accord, l’ensemble d’outils aeShield d’aeSolutions sera intégré à la nouvelle suite Process Safety de Honeywell Process Solutions. Les exigences de vérification Hazop/Lopa, SRS et SIL disponibles au sein d’aeShield seront ainsi associées à Safety Builder, Process Safety Analyzer et Trace de HPS dans une suite complète Process Safety. Cette dernière garantira une visibilité sans précédent tout au long du cycle de vie de la sécurité des processus.

Pour Mike Scott, président de Software Products chez aeSolutions, « les synergies entre aeShield et les technologies existantes de HPS offrent un moyen révolutionnaire de gérer les informations sur la sécurité des processus. Connecter des hypothèses de conception à des données d'exploitation en temps réel permettra de considérer la sécurité des processus comme un centre de profit et de supprimer de manière proactive les risques pour l'entreprise. »

« Ensemble, les technologies aeShield et de HPS vont pouvoir intégrer les étapes critiques du cycle de vie de la sécurité des processus. Le résultat est une capacité d’identification et de réduction des risques à l’échelle de l’entreprise, une capacité unique sur le marché de la sécurité des processus industriels », ajoute John Rudolph, président de Honeywell Process Solutions.

Connectez-vous pour commenter

logo_80ans

25/09/2018 - 28/09/2018
Micronora
25/09/2018 - 27/09/2018
Sepem Avignon
27/09/2018 - 27/09/2018
Journée technique de l'Exera
03/10/2018 - 04/10/2018
Journées nationales de la mesure (J’M)
11/10/2018 - 11/10/2018
Journée technique de l'IO-Link France
16/10/2018 - 16/10/2018
Digital Industry Summit
18/10/2018 - 18/10/2018
Les Assises du MES
23/10/2018 - 24/10/2018
Enova Paris

Mesure mécanique, vision et CND
Analyseurs de bruit et vibration

Les analyseurs OROS permettent de mesurer et d'analyser de 2 à + de 1000 voies.Conçus pour de l’analyse [...]

Pour communiquer sur vos produits,
Jean-Guillaume CANUET
Directeur de Publicité
jgcanuet@newscoregie.fr - 01 75 60 28 54
  • Camera intelligente Camera intelligente
    La caméra intelligente Neon-1021 x86 d'ADlink Technologies intègre différents logiciels de vision, permettant de choisir le mieux adapté et de profiter d’un éventail de fonctions très étendu.
    Lire la suite >
  • Logiciel d'ingénierie
 Logiciel d'ingénierie

    Siemens a ajouté des extensions fonctionnelles à son outil d'ingénierie TIA Portal V15.1. Celles-ci sont axées sur les tests et les simulations.

    Lire la suite >
  • Kit de développement pour caméras 3D Kit de développement pour caméras 3D
    IDS Imaging Development Systems diffuse la version 2.2 du kit de développement logiciel (SDK) pour ses caméras 3D Ensenso. Il offre un traitement d'image plus efficace, basé sur une carte graphique Nvidia CUDA (Compute Unified Device Architecture) avec processeur graphique (GPU).
    Lire la suite >
Boundary Scan
La technique “boundary scan” (balayage de la périphérie) est pratique pour accéder individuellement aux circuits intégrés numériques présents sur une carte électronique. Les différentes broches des composants et les différents composants sont raccordés sur un bus spécialisé (Boundary Scan) accessible depuis le connecteur de la carte. Cette technique permet de réaliser de la programmation in-situ de composants (mémoires et micro-contrôleurs) et de tester ces composants. Le gros intérêt du Boundary Scan est d’éviter de recourir au traditionnel lit à clous, encombrant, peu flexible (il faut en développer un pour chaque type de carte à tester) et coûteux. Revers de la médaille, cette technique impose d’utiliser des versions Boundary Scan des composants classiques, qui nécessitent plus de surface sur le silicium et sont donc plus onéreuses.
Le terme Boundary Scan est également connu sous le nom de JTAG et il fait l'objet d'une norme (IEEE 1149.1).