La technique “boundary scan” (balayage de la périphérie) est pratique pour accéder individuellement aux circuits intégrés numériques présents sur une carte électronique. Les différentes broches des composants et les différents composants sont raccordés sur un bus spécialisé (Boundary Scan) accessible depuis le connecteur de la carte. Cette technique permet de réaliser de la programmation in-situ de composants (mémoires et micro-contrôleurs) et de tester ces composants. Le gros intérêt du Boundary Scan est d’éviter de recourir au traditionnel lit à clous, encombrant, peu flexible (il faut en développer un pour chaque type de carte à tester) et coûteux. Revers de la médaille, cette technique impose d’utiliser des versions Boundary Scan des composants classiques, qui nécessitent plus de surface sur le silicium et sont donc plus onéreuses.
Le terme Boundary Scan est également connu sous le nom de JTAG et il fait l'objet d'une norme (IEEE 1149.1).